Keynote
9:40-10:20
Topic"World Semiconductor Dynamics: Myth vs. reality "

大家现在普遍认定半导体产业正迈入成熟阶段，增长速度开始放缓。半导体似乎也未能逃脱其他一些行业的宿命，如汽车制造、钢铁和化工，这些行业曾经辉煌的大肆扩展的时代已在历史长河中渐渐远去。65/45nm技术缓慢的发展进度似乎初步佐证了这一趋势，这也经常被诸多业界学者所引用。
但是这一前景真的与现实吻合吗？全球的半导体市场果真是在整合，注定将逐步变得僵化不堪吗？ Wally Rhines博士将为我们一一解答这些问题，而且他还参考其他行业，对历史数据和半导体市场的趋势作出研究。他的许多结论将给我们带来惊喜，会指明几大令人振奋而又未曾预想到的发展方向。
 
Track 1- From Ideas on the Go to RTL
11:20-12:10
Topic"Algorithm Verification of Hardware Designs from MATLAB and Simulink"

许多电子设计是从MATLAB 或Simulink 中的算法搭建的系统级模型开发。而这些模型作为可执行系统规格为FPGA，ASIC和SoC的实现提供了一种高效的验证方法。
本专题将会演示如何减少验证时间和在设计过程初期验证其实现。与仿真器如 ModelSim，Questa 和 Questa ADMS的无缝连接，使得算法与系统模型复用到交互测试、验证和调试硬件设计。从MATLAB 和Simulink 生成的HDL 代码可用于创建设计的快速原型，在目标环境中加速测试和及早识别和校正特定目标错误。为设计调试和独立的验证方法而直接生成测试平台和仿真数据可有效地降低在测试的编写和激励的管理和数据文件响应上的努力。您可了解到这些方法可以帮一些公司的验证时间减少到50%到90%。
13:30-14:20
Topic"TLM Design and Bridges to RTL"

事务级模型不仅给系统设计带来了极大的便利，如虚拟原形设计或架构性能分析，而且给RTL设计提供了极佳的验证参考模型。

如今这些流行的验证方法学包括OVM,AVM和VMM，都依赖于这些利用标准语言如SystemC和SystemVerilog开发的可执行的行为模型。在本专题中，您会了解到可扩展的TLM方法学是如何用于这些TLM设计任务以及如何在早期的结构模型和实现之间提供一种联系。这种方法确保了事务级模型可以与实现模型的同步，也有益于架构团队，软件/固件团队和验证团队的工作，借助于高层次综合技术，您可快速地将您的TLM模型中的算法功能模型无缝地实现到高质量的RTL代码。
14:20-15:10
Topic"AMBA based SoC Design and Optimisation (ARM)"

移动消费电子设备的快速增长推动急剧增加的数量和性能的应用在图形处理和信号处理器集成在片上系统（ SoC ）设计。每个处理器有具体的系统级要求，如低延迟的应用处理器或高带宽的图形处理，必须满足在芯片内部的数字高速通讯。为了满足这些性能需求，同时尽量减少能耗和芯片面积，设计在芯片内部的数字高速通道已成为最重要的任务的SoC开发。 在这次会议上，发言者将讨论即将召开的设计要求SoC器件的产品，如基于ARM移动互联网设备和智能手机的SoC ，并强调构建，设计和验证工程师如何可以利用ARM公司的AMBA®协议为基础的结构IP和设计验证工具提供高度差异化的SoC设计，同时尽量减少风险和减轻开发的任务。
16:00-16:50
Topic"AMBA based SoC Verification"

随着设计的越来越复杂，片上系统的使用也越来越多，比如无线。多媒体等方面。所以软硬件的协同设计和验证面临巨大的挑战。一个是仿真的速度，由于设计复杂，规模巨大，系统级仿真速度成为验证的瓶颈。另外是如何排除故障。本节将介绍如何使您的验证更有效率，如何破除验证的瓶颈。
 
Track 2 - Verifiying Complex Designs
11:20-12:10
Topic"Writing Test Bench with System Verilog (OVM)"

当前，Systemverilog已经成为当之无愧的验证语言的首选。它强大的功能覆盖、有约束随机和基于断言的验证功能给用户带来无穷的便利。如何用Systemverilog编写有效的Testbench成为验证的关键。本节将介绍如何使用Systemverilog的这些功能，构建一个基于OVM的testbench。以及OVM的一些特性
13:30-14:20
Topic"Functional Verification Mobile and Consumer SoCs"

高性能，低功耗系统芯片的核心，多功能电子产品今天的无线网络相连的世界构成具体的验证挑战。更大，更复杂的SoC需要验证在更短的时间，而且，由于越来越多的消费者依赖于这些产品中，这些产品的质量也持续提高。一个高度有效的功能验证战略是一个绝对成功的先决条件，而这正是本次会议强调的。我们显示如何基于一致的方法学，最大限度地重复使用，以及多种验证技术，各自侧重于一个具体验证的挑战，策划成一个全面的解决方案，提供的生产力，以满足设计周期和质量要求，同时提供工具，使您执行一个强有力的以指标为导向的验证过程。
14:20-15:10
Topic"Fastest hardware-Assisted Verification and Emulation - Veloce introduction and demo "

随着芯片设计规模的迅速增大和功能的日益复杂，硬件加速仿真（Emulation)技术，被越来越广泛的应用到大规模和超大规模集成电路的验证中。
明导（Mentor Graphics)公司的Veloce系列是业界领先的硬件加速器(Emulator）产品。 Veloce针对SoC和嵌入式系统的验证提供了一个综合性的硬件仿真和仿真加速(Emulation/Acceleration)平台。其卓越的编译和运行速度， 准确的建模，出色的调试功能，以及丰富的软硬件解决方案，使其成为真正的企业级验证系统，大大提高了芯片级和系统级验证的效率。
16:00-16:50
Topic"Analog and Mixed-signal Verification for Advanced Mobile Devices "

目前移动器件都采用混合信号功能。通过通信、连接的收发器阵列，无论是为高清LCD和传感器件提供流畅高效的用户界面，还是高质量音频视频的高保真A/V输出，或者长效电池寿命的精密电源管理，以及照相机、音频记录等功能，模拟混合信号功能均可以全面定义先进移动器件的方方面面。
然而先进移动器件的模拟混合信号验证问题却具有高度挑战性。集成的高层次、短面市时间的压力需要一个优秀的有预规划和组织的验证解决方案。Mentor Graphics已基于混合信号验证平台Questa ADMS之上研发出核心技术，为这种需求提供便利。该平台允许模拟/射频描述、AMS系统级模型、纯数字描述等不同层次之间透明、高效的组合。同时也嵌入系统级语言以及快速SPICE技术，使得该平台更为灵活。避免重复流片——Questa ADMS将帮助您全面验证您的先进移动器件混合信号电路！
 
Track 3 - Physical Design and Implementation of Mobile Devices
11:20-12:10
Topic"Customizing Physical Designs for Mobile Devices"

尽管无晶圆厂集成电路开发模式带来了许多好处，但是如何保持差异化的竞争优势既成为一个富有挑战性的领域。在现在的移动设备设计当中有几项因素限制了产品的差异化 — 功能以及通信协议标准不断的增加，更多的使用外部IP， 多晶圆厂投片的商务模式提升了使用通用设计规则以及生产工艺的机会。当这些趋势减少了成本，同时也带来了增加产品竞争差距以及保持利润空间的困难度。这与大家所熟知的PC产业的演进相去不大。
系统设计以及功能永远都是保持独特性的要素，高端的移动设备集成电路设计者也同时需要考虑各种方法在开发过程当中使得设计更有竞争力。这些机会包括 :
• 系统封装(SiP)以及硅贯通电极(TSV)整合技术以提高效能以及减少面积
• 多角多模版图以及可制造性设计优化以提高效能及成品率
• 透过电气规则检查(ERC) 确保ESD保护以及各种电路设计技术以提高可靠性
• 基于方程式的设计规则检查以确实改善漏电以及其它组件操作上的特性
• 对于仿真以及混和信号设计使用先进的设计规则环境以寻求已知最佳方法(BKMs)
13:30-14:20
Topic"Common Platform’s DFM Methodology for Advanced Technology Nodes"

市场窗口的缩减，开发成本以及复杂度的提高，以及像是High-K金属栅极等创新技术的应用都加速了有效及实用的可制造性设计解决方案的需求。当技术演进到65nm以下设计以及制造方所要面对的重要挑战不再只是单纯的面积、效能、功耗，而是良好且稳定的成品率。本节将会介绍通用平台技术成员–Chartered, IBM and Samsung –以及主要用户采用本公司可制造性设计解决方案。明导电子的解决方案结合了有效设计规则以及工艺模型，促使设计者可以拥有更多的生产信息来作为设计时的取舍。 以及了解更多的关于通用平台在65nm/45nm 以及32nm早期IP以及全芯片阶段所提供实用的可制造性设计方法细节。
14:20-15:10
Topic"Multi-Corner-Multi-Mode P&R for Timing, Power, and SI Closure"

随着集成电路向着超深亚微米（45nm和45nm以下）方向的发展，高制造良率对传统的时序的优化和DRC的验证的方法提出了挑战，其中最重要的一个问题就是功耗和信号完整性在多工作模式和多工作条件（MCMM）下的收敛。传统的低功耗设计技术比如时钟控制和混合阈值电压已经不能解决问题。另外，随着工艺的提高，绕线上的电阻增加和电阻制造中的摆动对电路的品质和时钟树也有新的挑战。在这个部分，你将了解到在提高产品良率，减少风险，达到时序功耗信号完整性和面积的平衡过程中如何管理电源，还将了解工具的布局，时钟树，绕线引擎如何对付增加的绕线电阻，对付不同工艺偏差来达到电路要求的品质，功耗，信号完整性和面积。同事你还可以了解多电源的设计方法，包括电平转换，电平隔离如何在时钟树中实现。
16:00-16:50
Topic"Faster Yield Ramp with Diagnosis Driven Yield Analysis "

当集成电路的开发采用65nm和更小尺寸的先进工艺时，良率对细小工艺偏差和新物理缺陷机制的敏感度正在增加。采用现在传统的分析技术，很多系统性的问题看起来像是由随机的缺陷造成的， 这样必然导致失效根源分析花费更长的时间和成品率爬升缓慢。诊断驱动的良率分析技术利用软件处理生产测试数据来有效地解释良率损失的原因和找到隐藏的良率限制机制，并分析过程中引入硅片的物理版图数据来提高诊断的准确度及分辨率。这次研讨会将通盘考虑纳米集成电路良率分析所遇到的最大挑战，并讲演一些对集成电路设计工程师和制造厂都至关重要的解决方案。
 
Track 4 - Collaborative System Design for a World on the Go
11:20-12:10
Topic"Optimizing System-Level Power Distribution Network Design "

对于现在高性能，高密度，多管脚的IC芯片来说， 供电系统设计要求电源工程师和Layout 工程师密切协作，以保证干净充足的电源可以通过多个PCB电源、地网络供应给IC芯片。本专题将着重介绍如何通过Hyperlynx电源完整性新的解决方案来进行板级电源网络的设计与验证，使设计团队可以缩减设计周期，避免重复打板，降低设计成本，同时改善系统性能和可靠性。
13:30-14:20
Topic" The Future of ECAD/MCAD Collaboration for PCB Design"

伴随着电子产品更多功能嵌入更狭小的空间的要求，电子工程师和结构工程师密切的沟通以确保双方的设计更改不会导致另一方的设计冲突就尤为重要了。通常双方是采用口头的、邮件形式完成，如果双方不在同一个地方、不同时区、不同国家是尤其复杂。如此低效的沟通方式无可避免地导致项目计划延期、产品成本上升以及产品的性能难以达到最优化。本节介绍将探讨客户的业务需求及对机电设计的影响，以及如何基于EDMD标准，两边的工程师延用各自的工作环境，并有效地实时沟通，从而从容应对挑战。
14:20-15:10
Topic"Adding Mixed Technology, including RF, to your PCB Designs in Half the Time "

对于包含了射频，模拟信号和数字信号技术的复杂的混合技术的系统设计，射频部分通常需要多达75 ％的设计周期。与此同时，今天的射频系统的复杂性已经增加到了设计周期时间要用几个月而不是用周或天来计算了。此外，设计的再改版也是常见的。 PCB设计领域面临这些问题已经有了很长一段时间，而且局势日益恶化，因为越来越多的行业在其产品中采用了射频设计。本次会议将介绍创新性的工具和设计方法，以大大减少设计时间，提高产品性能，得到更好品质的包含混合技术的PCB，包括射频电路。
16:00-16:50
Topic"Advanced PCB level thermal analysis "

电子设备的散热问题通常由结构工程师或热设计工程在系统设计阶段考虑并解决。但由于电子设备的集成度不断提高、体积不断缩小、应用环境不断多样化，其散热问题日渐突出。单纯在系统设计阶段考虑散热问题，往往造成因散热问题引起的设计反复次数及工作量都很大。如果电子工程师或Layout工程师在选择元件或进行元件布置及走线设计时就能充分考虑散热问题，将大大减少因散热问题造成的设计反复。
FloTHERM.PCB是一款专门为电子工程师或Layout工程师开发的板级热分析软件。使用者仅需跟随其向导化的分析流程即可方便的新建或从EDA软件中导入几何结构、从业界最完整的数据库调用热分析参数并设置热分析环境、快速完成热分析求解、查看分析结果并对比不同的设计方案。

FloTHERM.Pack是一个生成封装元器件热分析模型的在线工具。使用者通过输入封装元器件的几何及物性参数或利用智能向导，即可利用FloTHERM.Pack生成封装元件准确的热分析模型。而准确的元件热模型往往是热分析结果可靠性的保证。

本次讲座主要介绍怎样使用FloTHERM.PCB结合FloTHERM.Pack进行板级的热分析。