射频（RF）电路设计领域目前正在复苏，这主要受当前基本上未曾预测到的无线通信的爆发式增长的推动。RF设计，尤其在CMOS范围内，是完全不同于分立RF设计的活动，其主要区别在于分立RF设计是利用许多与集成电路无关的规范。在数字IC设计中，设计人员/专家的首要目标是使芯片尺寸和体积最优化。但是，对于RF IC的设计人员来说，最重要的是要使电路的性能、匹配、速度和各种类型的功能结果最优化。

一方面，随着多层互连技术的兴起，基片上的任意二种不同材料最终会产生不希望的有形元件，例如额外的电阻、电容和电感。这些额外的寄生现象往往会改变电路的频率响应，造成非线性失真或者产生许多其它的有害影响。

另一方面，当IC初次普及时，制造出的产品结果往往相差很大。尽管出现的新的工艺技术减小了电路的不重复性，但仍不能保证工艺技术（如光刻注入和扩散）可以全过程地精确控制。尤其是当器件的尺寸变得越来越小时，匹配问题仍然是RFIC设计的重要关注点，并总与版图紧密相关。从匹配角度讲，差的版图会毁掉很好的设计。反之，好的版图会大大地改善设计。

从上述的讨论可知，有效的验证非常重要，它不但把电路的原始设计指标与版图有效地结合起来，而且也指导RFIC的设计人员在较短的周期内实现产品并增强其性能。

Mentor公司的CalibreTM验证工具能有效地帮助RFIC的设计人员验证RFIC设计的物理和电气的完整性、实际地从RFIC的布局中排除寄生元件、模拟电路的性能、验证电路设计人员原先考虑的内容是否是已实际地制造的内容、缩短RFIC的设计周期和帮助RFIC的设计人员更早地发现问题。

802.11b RFIC设计

802.11b RFIC设计项目是基于IEEE 802.11b标准。整个RFIC芯片由四个部分组成：RXRF、RXBB、PLL和TXRF，图1表示了其设计周期。

根据预先定义的性能指标和工艺信息，电路设计人员实现RFIC电路的结构。随后，版图设计人员根据电路的功能布置所有Block在整个芯片上的位置，并根据芯片制造商提供的单元库和前仿真结果来完成整个版图。所有这些完成后，所有Block必须用一系列的验证程序进行检验，如图2所示。

验证的第一步是DRC检查，它由包括基于半导体处理的布尔运算符的命令行序列组成。这个控制文件可以用在RFIC布局的物理验证，修正所有的DRC错误仅仅意味着RFIC芯片通过适当的工艺技术可以生产，但并不意味着它布线正确。因此随后，将使用另一套程序，即可更进一步检验版图的LVS，它不但能帮助版图设计人员发现连接问题，也可确认是否使用了正确尺寸和正确类型的单元。在修正了所有最微小的小错误以后，只能保证版图设计人员所做的设计是正确并可能正常工作。因为尽管布线正确，设计规则正确并不意味着设计将按你原本希望它那样地工作，尤其对于RFIC，这都由于寄生现象所致。

Mentor公司的另一强大验证工具就是PEX检查，图3表示了低噪声放大器的仿真结果，它利用了PEX检查重新布置了电路版图的平面布置图并增强了其性能。绿色和紫色曲线代表了排除寄生参数（未修改电路版图的平面布置图）后的仿真结果。重新安排平面布置图后，排除寄生参数的仿真结果完全与前仿真的结果一致。

结论

前仿真和后仿真结果的比较已证明了CalibreTM验证工具是非常有效的，尤其对于实现高频电路更有效。它不但提供了有效的物理和电气验证方法，也可从RFIC的版图中实际地排除寄生元件并指导RFIC的设计人员改进RF产品的性能。