摘要
系统正在变得越来越复杂，不同线路板之间的数据传送速率变得极其高速。信号完整性（简称SI）问题逐渐成为工程师们关注的焦点，所谓SI问题就是：互连线路板之间传送高速串行数据时，在接收端出现的不能正确识别接收信号的问题。

本论文讨论的重点是采用明导公司的ICX工具对多线路板进行仿真时的信号完整性分析。在讨论中用到了IBIS模型，并考虑了传输线的直流损耗问题。

2．信号完整性分析
越来越多的设计人员在做高速设计的时候开始意识到信号完整性问题。什么是信号完整性问题呢？一般认为信号完整性问题就是考虑数字信号的质量。信号的质量是由它的波形决定的，如果波形失真太严重了，就会产生许多问题，其中包括数据的传送性能变坏、发生过多的错误，甚至完全不能正常工作。

信号完整性涉及阈值错误、振铃、延迟错误、下冲、过冲、振荡、串扰和电磁干扰等问题。

确定是否会出现信号完整性问题的常用经验法则是：驱动集成电路的开关时间是否小于信号从驱动器到接收器的1/2时间。如果出现这种情况，所设计的电路就会遇到信号完整性问题。当今集成电路的开关时间变得极其快速，若开关时间小于1纳秒，则意味着线路板上的连线也必须小于1英寸。这就是为什么目前信号完整性问题远比过去几年严重的原因。

为什么会产生信号完整性问题呢？这是由“传输线的行为”造成的[1]。信号完整性问题的传统解决办法是使用适当的终端匹配策略，选择适当的电路拓扑结构，或者选择适当的驱动器和接收器。

目前在计算机和通信领域，有一种发展趋势，即经典的同步、并行输入/输出结构正在逐步被高速的异步串行结构所代替。高速SEDES接口正在被越来越广泛地采用，特别在线路板互连的场合更是如此。串行数据率已经高达每秒10千兆比特以上。目前Xilinx 和 Altera公司都能提供集成了SEDES协议接口的FPGA。这给线路板的设计者提出了一个很大的挑战，同时也为他们的设计提供了便利。

在千兆比特级的通信中，传输线的交流损耗必须得到补偿，因为传输线的交流损耗随着频率的提高而增加。因此必须在驱动器端或者在接收器端加以补偿。

在千兆比特通信的驱动器端和接收机端分别采用了预加重和均衡技术，用来补偿传输线的交流损耗。

在驱动器中已经采用预加重技术来补偿甚高频率的交流损耗，见图1到3。

如图4所示，在接收端采用了均衡技术以改善数据流的信号质量，使其能很容易地被判读。

随着这些新的技术在设备中的应用，人们陆续开发了许多新的器件模型。而在千兆比特的通信中，我们不得不考虑过孔的影响。为此仿真工具必须支持这些新的器件模型、过孔模型和传输线的交流损耗。这一切给仿真工具带来了新的挑战。

3.多线路板的互连分析
串行通信已经得到广泛的应用，特别在线路板间通信的场合用得更普遍。为了防止在设计完成后出现信号完整性问题，通过仿真来提前发现信号完整性问题是一个可信赖的好办法。而正确的传输线、过孔、接插件、电缆和器件模型是正确仿真的基础。

差分传输线模型
差分传输线是高速线路板设计工作的一部分。本论文将描述差分传输线模型，该模型在线路板设计的高速仿真中是非常有用的。

为便于分析，差分线对常常根据它的奇模和偶模阻抗和延迟来描述，而这些与其差模和共模对应的部分是密切相关的，因此可以用方程1来计算。

这儿Ctot = Cself + Cm 。Cself是一条线与地之间的电容，而Cm是两条线之间的电容。
Lself和Lm分别是一条线的自电感，和两条线之间的互电感。

差分阻抗被定义为在两条差分驱动的导线之间所测得的阻抗。（所谓差分驱动就是指当两个完全一样，但极性相反的信号）。差分阻抗是对着奇模阻抗而言的，所谓奇模阻抗是指当两条导线被差分驱动[3]时，在差分线对中一条传输导线的阻抗。偶模阻抗是指当两条导线都被一个单一的对地共模信号驱动时，在差分线对中两条导线的阻抗。

利用方程1，可以推得：

差分阻抗


共模阻抗

差模和奇模，共模和偶模这两种情况的延迟是相等的。请注意：若差分线对（pair）的两条导线之间不存在任何耦合，则偶模或奇模阻抗值可以简化为由下式确定的单线特性阻抗：


在大多数实际情况中，偶模和奇模延迟也将是差分的[4]。

互连电缆模型

当对多块线路板间的信号进行仿真时，，线路板间的互联的正确建模就显的尤为重要。

在高速互连的场合，广泛采用每对电缆都有屏蔽的差分电缆。在这一类仿真中，常采用3M公司的50线微型D型带状电缆。该电缆的特性参数如下：

- 特性阻抗： 100+/-10 欧姆
- 传输延迟：1.25ns/ft (4.1ns/m)

矩阵L 和 C 被用来描述电气上的一小段传输线[5]：

制造厂家提供电缆的特性、速度和阻抗等参数，根据这些参数，利用方程1到3可确定一组矩阵L和C。矩阵L和C可以用于建立电缆模型。在仿真中可以使用以下这组矩阵L和C：


将方程5用于电缆模型的输入参数。

仿真和测量之间的比较

几年之前，我们曾做过两块线路板之间的高速数据传输设计。在这个设计中总共用了19对（pair）高速的差分LVDS传输线，把两块线路板连接起来，如图6所示范。每对传输线的数据速率高达622 Mbps。选用Xilinx 公司的Virtex E 型FPGA 做发送器和接收器。选用3M公司的50线微型D型带状电缆把发送器和接收器连接起来。该设计做得非常成功。

我们选用明导公司的ICX工具针对高速的LVDS线对（pairs）进行了信号完整性仿真。很遗憾，当时的ICX是V3.0之前的版本，不支持眼图仿真。所以我们在这个设计中没有进行眼图仿真。

为了进行多线路板的仿真，我们首先根据方程5，设置3M 公司微型D型带状电缆模型的参数，见下面程序：

[Number of Pins] 50
[Pin Numbers]

[Inductance Matrix] Banded_matrix
[Bandwidth] 1
[row] 1
305n 100n
[row] 2
305n 0
.
.
.
[Capacitance Matrix] Banded_matrix
[Bandwidth] 1
[row] 1
60p 22p
[row] 2
60p 0
.
在上面这个电缆模型中，只考虑了传输线的直流阻抗（3 豪欧/米）。电缆的长度为1米。

图7 给出了一个线对（pair.）的仿真结果

在这次仿真中，使用的仿真时钟为311 MHz。

图8 给出了真实线路板上在接收器终端测量到的信号 。

这个IBIS模型可以从Xilinx网站下载得到。tt应当被声明为电缆的交流损耗，而过孔（via）效应在这次仿真中我们没有加以考虑。即使这样，在图7和图8中，我们仍能发现仿真与测量的结果能相当好地吻合。

4 结论
设计高速线路板时，为确保板内和板间连接信号的质量，仿真的作用是非常重要的。仿真甚至可以用来诊断信号完整性问题，因为并非设计中所有的信号都是可以测量到的。

为了正确地进行多线路板仿真，给仿真工具提供一个适当的电缆模型是非常重要的。

5. 参考资料

[1] “3.125 Gbps with your hair on Fire Simulation-based Signal-Integrity Analysis of Digital Interconnects at Multi-Gigabit Speeds”, Bill Hagin, Mentor Graphics Co.
[2] “Using High Speed Transceiver Blocks in Stratix GX Devices”, Altera application note 237.
[3] “Differential Ohms Measurement with the 11800-Series Oscilloscope,” – Tektronix Technical Brief 47W-7520.
[4] “Characterization of Differential Interconnects from TDR measurements,” – TDA application note.
[5] F. Remeo, M. Santomauro, “Time Domain Simulation of n Coupled Transmission Lines,” – IEEE Transactions on Microwave Theory and Techniques, Vol. 35, No. 2, Feb 1987
[6] “ICX Training for High-Speed Electrical Dedigh”, Mentor Graphics.