John Schmitz, Sematech的副总裁和首席执行官在最近的ConFab 会谈中演讲时，讲到了对于制造成本的估计：在 12吋晶圆制造中，仅仅1％的良品率下降，就会导致芯片制造者平均每年500万美元的损耗。难怪在半导体工业中，良品率是首要问题。
解决各种各样的良品率下降问题需要应用多种多样的方法，包括从布局到晶圆制造流程：设计、制造、测试。一直以来都是制造和测试主宰着良品率，并且，人们已经建立了庞大的、恰当的制造和测试体系来阻止良品率下降。没有这些体系，良品率将成为空谈。但是，在纳米设计中，设计者在制造之前，就必须要从方方面面充分考虑良品率。这就是我们之所以如此强调“可制造性设计”的原因。
从三个方面解决良品率下降问题
良品率下降可以归结为三个方面：随机性的缺陷 (通常是尘埃掉落导致的缺陷), 系统性的缺陷(版图中的特殊结构影响光刻) 和器件参数性的缺陷 (有关时序的问题)。设计工程师、晶圆制造厂家、以及EDA工业三者正在共同努力以提出解决方案。他们已经研究出许多举措，并且仍在为其它措施而努力。正是在测试和生产中，才体现出：设计师可以实施策略，从三个良品率下降的方面入手来提高良品率。这就是大家普遍采取的设计方案：通孔双置。
原因在于：工艺制造中的微小变异是在所难免的。采取措施减少变异就会提高良品率。 单通孔结构的数量以及使用最小金属覆盖通孔设计规则的数量 ，在很大程度上会导致良品率下降。设置第二个通孔来减少变异是制造过程中一项未雨绸缪的举措。因为双置通孔意味着“预想了可能发生的情况”，所以双置通孔直接对三个方面的缺陷产生作用，从而可以在投入制造之前就避免了良品率的下降。
随机缺陷是制造过程的副产品，例如，一个空气中的尘埃，或者更确切地说打磨过程掉落的微粒。如果微粒落到单通孔上或者是单通孔附近，它就会影响通孔运作。置入第二个通孔是一种保险措施，也就是说，如果第一个通孔无法产生效用了，第二个就会起作用。采用关键区域分析工具，设计工程师或是良品率控制工程师可以很容易衡量出版图设计对于空气中随机微粒的敏感度。采取这一分析手段，人们马上就能够检验出通孔双置在制造过程中对于随机缺陷导致的良品率下降问题产生的效用。
系统缺陷是版图布局结构和工艺制造变异交互作用的结果，诸如：天线效应、平整性、通孔开路、电子迁移，以及材料的化学性质变异。如果在制造过程中使用铜，那么气泡的产生就会成为一个问题，因为气泡易于聚集在应力集中区，例如通孔连接点。制造过程中，由版图布局结构产生的应力会导致中空的通孔。置入第二条通孔有助于排除气泡，提高良品率。既然版图布局结构可能会导致问题发生，那么，很重要的一点就是找出可能引起系统性缺陷的布局模式。在这里，我们可以使用有效的几何图形处理引擎来让用户得知潜在的问题。
参数性缺陷围绕在时序、功率，和其它功能需求上，并且对纳米设计有着重大影响。这些缺点是互连寄生参数和器件实体的结果。单通孔导致了这一问题：如果一个通孔的一部分被阻塞了，那么就会产生较大的电阻 (称为有阻抗性通孔)，并且影响功效。如果提供另外一条通道，那么第二条通孔就会减少整体阻抗，提高功效。
无疑，通孔双置可以提高良品率。事实上，问题已经不在于：是不是应该采取通孔双置。但是，安装第二个通孔是要考虑许多问题的。一种方法是在设计中双置每一个通孔。有关通孔自然故障的数据统计显示：通孔出现故障的几率仅仅是 1％。因此，默守“双置每一条通孔”的成规对于大多数设计来说是不可取的。可取的措施是：在有可能的地方采取通孔双置而不增加设计尺寸。这类似于利用多余的空间获取利益。此措施被证明是非常值得的，因为它既考虑了双置通孔又考虑了使面积最小化。
另一个重要问题是：要使双置通孔寄生作用最小化。一个先进的通孔双置手段可以检验多种通孔模式，以使覆盖最大范围。这样的工具可以选择出最佳配置，此配置可以为第二个通孔放置最佳方向 (指现有金属走线的方向)。这可以减少增加金属带来的寄生电容作用。
通孔双置的现实意义
在现实的生产状况下，通孔双置意味着什么，可能带来怎样的良品率？最近，特许半导体应用通孔双置技术于一个 130纳米工艺的芯片。这一芯片是一种协作处理组件，并被应用于手机上。优良的设计经验和通孔双置的结合使初始良品率高达90％以上。出人意料的结果就是： 使得硅片的初始良品率达到了以前 500nm 和 350nm 工艺所能达到的水平 （如图 1所示）。对于生产这样硅片的设计公司来说，这意味着什么呢？答案是：意义非凡!。
手机市场是竞争异常激烈的国际化市场，一代又一代的新型号不断出产、上市。手机制造者是芯片组件制造者的客户，他们依靠大量的新组件来抢先制造新型产品，并满足市场急需。如果芯片制造者能使产品所需组件的初始良品率提高，他就会得到及时的回报：在竞争异常激烈的市场上，手机制造商可以让消费者率先使用到含有新功能的芯片。另外，如果初始良品率高于 90％，那么良品率稳定的情况就更容易快速实现。这样一来，当手机制造者需要更多组件的时候，芯片制造者就可以达到“有求必应”的程度。
其次，如果芯片制造者不能满足手机制造者的需求（如果初始良品率很低，这一情况是很容易出现的），手机制造者就需要另谋出路，去寻找组件的可靠来源。这一可靠来源在竞争激烈的新款手机市场上是必须的。不可靠的芯片会使芯片制造者和手机制造者双双陷入亏损的危险。另外，如最近出现的一种情况，如果半导体生产厂家推迟芯片的交货日期，这就会带来较长时间的生产延误。如果初始良品率低于满足芯片生产的需求，就会给市场带来严重后果。这就是 McKinsey研究的所谓“机会成本”。这一研究表明，公司每推迟6个月推出产品，就会损失33％的税后收入。如果良品率低的话，这一情况很可能发生。
为了检验双置通孔的效用，最近，一家垂直整合芯片制造厂 (IDM)进行了一项一对一的比较测试。这项试验的重要前提是：进行对比的两组设计必须使用同一片晶圆，并且设计尺寸也必须相同。在通孔双置的一组中，通孔只在多余空间的地方添加。记录两组的良品率，对比的结果是：使用通孔双置制造晶圆，比使用单置通孔提高了6％。
每一家公司都有其自己的评判利润损失的商业模式。但是，要弄清楚一个芯片的良品率是怎样影响最终结果的，那就需要将 Schmitz良品率下降计算中的生产成本计算和McKinsey的机会成本计算结合起来。基于这一结果，管理阶层就会乐见将通孔双置应用于设计流程当中。
哪一种通孔双置方式更好？
EDA工业中目前使用的通孔双置是作为布局及布线（Place & Route）的后期步骤运用的。这是可以理解的，因为布局及布线系统必须权衡各方面的变量，例如，要在最小的区域建立正确的连接，以达到合理的时序。但是，目前所要提出解决方案的区别在于通孔双置的覆盖率和整体运算时间。
直接影响通孔双置的覆盖率的是工具的能力，即：工具是否能够检测通孔布局以及决定双置通孔的最佳方案。毕竟，通孔布局本来就具有不定性。一个有效的几何图形处理引擎是非常必要的，因为它能够检测各种各样的配置然后选择出最佳方案来使时序冲击最小化。运算速度也是非常必要的，因为通孔双置发生在设计周期的最后，其时间表总是被压缩。而且，人们需要强力的几何图形处理引擎，以便在最短时间内实现全面性通孔双置。
“可制造性设计”在当今显得越来越重要，但是，它相对来说还是很新的。要想使其变得对于设计师来说更加有意义，其方案还需要变得更加易于使用，需要整合到设计流程中，并且能够将所做的任何变更反标到原始的设计数据中的。
明导国际的 Calibre通孔双置方案提供了一种方式，以使得通孔双置成为设计流程的自然延伸（图2）。例如，在大多数用户使用多种不同的自动布局及布线（P&R）系统的情况下，Calibre 通孔双置运算法则消除了不同设计流程中的问题，因为它可以在多种设计环境中使用。并且，因为Calibre 的核心驱动是一个强力的多边形处理引擎，它可以实现反标, 通孔双置覆盖率问题，并且满足运行时间的要求。 |
