原因就在于：
可制造设计的必要性，特别是作为PCB设计过程一部分的可制造的设计检测的必要性已经得到了很好的论述。在提高整条生产线的产能之前，所有的PCB制造商都会使用一些复杂的（并不那么复杂）工具来为他们的CAD系统准备数据。那么问题是什么呢？你发送了数据，他们根据数据给你一块符合你预期功能的电路模板，但是“从CAD系统中准备数据”到底意味着什么呢？思考一下吧。PCB设计师与工程师一起辛勤的工作来确保达到数据的完整性要求。PCB制造商会根据特殊的工艺过程和限制来调整这些数据。如果你总是能使用一套准确并且满足所有工艺限制的设计规则，而且你总是使用同一家晶圆制造商的话，这种做法是可以行得通的。
我的目的并不是要在这里贬低PCB制造商。他们是这个领域的专家，你的目标应当是与他们建立紧密的关系，他们可以更好的帮助你，同时也帮助他们自己。这样所有的人都会因此受益，通过减少模板数量和设计反工以及增加良品率和稳定性来节省时间，节约成本。
现在它是如何工作的呢？
在设计PCB的过程中,电子与信号的整合特征是最重要的考虑因素。为什么呢? 因为逻辑设计师经常对PCB有着很大的影响。他们主要操心的就是是否能够得到一块各项功能在电路上都能正常运行的模板。人们在设计符合一系列电气规则的PCB上花了很长的时间。很多情况下，我们对DFF的需求并没有采取多少实际行动。 在进行了最低程度的修改和芯片反工后，PCB就开发工作就“结束”了，它甚至可以被投入生长，大规模的PCB制造和组装。
接下去会发生什么呢？逻辑设计师会对PCB失去所有的兴趣，因为他已经着手进行下一个项目了。在设计流程的这个环节中，为了PCB制造和组装，PCB可能会外包，或者有内部的制造工程师来提供。他们提供的数据集必须是可制造的，能使产量最大化的；与此同时，这些数据还必须具有一致性，这样各个PCB制造商就有可能收到一模一样的数据。
如果使用多个制造点来进行PCB的生产，而内部的制造工程师又没有事先提供数据，这样就可能引发最终产品的不一致性而影响良品率的稳定性。这种情况会发生是因为每一个制造点可能采用自己的第三方计算机辅助设计CAM软件来控制制造过程。 这些CAM工具通常用来检测一系列DfM相关的检测，包括DfF,组装设计DfA和组装测试DfT来确保PCB对于制造过程和各种限制来说是可以被制造的。
DFF的检测是根据一整套已知的过程规则来判断PCB是否是可制造的，而每个制造点使用的规则各有不同。实际上，甚至是同一家公司的两个制造点也不可能采用完全相同的规则集。这就是不一致性可能发生的原因: 每一个制造点都使用自己的规则在PCB“成品”上进行DfF检测。请记住每一个制造点都会使用支持不同DRC规则的的CAM工具来进行DRC，而这些DRC规则可能采用的是不同的算法。
其他
在这个阶段，其他的一些与制造有关的操作也会进行，比如丝印切割及生成，去处未使用的内板，铜平衡。同样的，除非所有的制造点都采用相同规则集的CAM工具，否则如果日后出现可靠性问题就不必大惊小怪。那么良品率工程师应当如何调整这些不同的“相同”版本的PCB呢？
现在使用的第三方CAM工具，就像我们之前提到的那样，都基于这样的前提就是PCB所需的生产数据都已由PCB/CAD工具生成。每个制造商都进行了他们自己的DFF分析和其他制造相关的DRCs。然后又会不可避免的有一轮给OEM的反馈而产生设计修改。这又将产生新一代的生产数据集，又分发给制造商。这些都花消了额外的时间和成本。就像这个出版物的许多读者知道的那样，PCB的制造商以制造电路板谋生，而非辨认DFM有关的侵害。他们希望自己的生产线能够满负荷运作。
这里有另外一个要考虑的问题，制造商在为告知你的情况下，每隔多久就会决定修改制造数据来适应流程，时间限制，利润？尽管这对设计的整体性并没有明显而实际的迹象，但在日后，当一些后续或者额外的制造任务被外包后，这可能导致一致性的错误，OEM只是提供他们任务已被使用，而未被修改的设计制造数据集，
明天你希望它如何工作呢？
把DfF的分析工具与PCB/CAD工具紧密的整合在一起显然是很必须的。仅仅依靠昂贵的CAM工具来对制造工具进行DFF检测已经不够了。人们期待并且要求对设计数据的质量进行更多的控制。 |
