David Maliniak
ED Online ID #11946
February 2, 2006

当提到PCB设计，改变并不是急速激进的。尽管集成电路（IC）设计软件必须跟上技术变革的快速步伐，但PCB设计工具，更趋向于用渐进的方式来接纳变革。

这并不表示PCB设计领域是平和宁静的。由于一系列的技术创新，例如串行编码器/解码器（SERDES）等的千兆位级串行数据流技术，PCB设计者面临着信号完整性方面极其严峻的挑战。如果他们的工具无法跟上高速的技术革新，胜任高速处理，他们将很难满足时序定时的要求。

以上这些，并结合当今集成电路向高引脚数发展的趋势，决定了PCB设计者手边必须有合适的设计工具。即使如此，手头的项目仍可能让你感到惊讶。在这篇报告中，我们将探讨PCB设计者面临的一部分难题，并看看当前的设计工具是如何来处理这些问题的。

速度的要求

“PCB设计已经成为一个高度约束控制的复杂的系统设计过程。” 株式会社图研（Zuken）的欧洲工程总经理Werner Rissiek认为，“这绝对不再是艺术品般的随意。从绘制产品原理图，物理版图设计，解决方案，到工业制造，整个过程都是工程化的。”

如今，极其高的信号速率，导致了整个版图设计过程的工程化。新一代的处理器，需要新一代的总线，而这些总线需要能够传送非常高速的信号。“一旦时钟频率达到300或400兆赫兹，保证信号完整性就成为很困难的事。” 明导国际（Mentor Graphics）系统设计部门市场发展主管John Isaac说。

从并行总线传输发展到串行数据及时钟信号传输，加速了向高速信号发展的趋势。例如，PCI Express协议已经很大程度上取代了PCI总线。PCI Express协议用一个在同一接口传输数据和时钟信号的差分对代替并行总线。

Cadence公司Allegro PCB产品研发副主管A.J. Incorvaia说：“这样的设计方案有两个好处。第一，PCB板上设计用于接口的面积部分将大大减少。第二，由于使用差分对，接口将部分程度上不受来自入侵网络(aggressor nets)的干扰。由于差分输入的线路干扰相互抵消，这些接口在部分程度上是被屏蔽的。”

应用PCI Express技术的设计瓶颈是2.5千兆位/秒。在这样的高速下，信号对于线路不连续性（例如过孔）、连接器和长线，极其敏感。

Incorvaia说：“设计一个好的互连是成功的一个重要因素。很多情况下，人们不得不通过仿真来判断设计标准。那么，在那些约束下设计互连是极富挑战的。”

一个能处理高速问题的仿真器的实例是Cadence公司的Allegro PCB SI 630（图1）。它能在普通个人电脑上仿真上限为10千位/秒以及1兆位/小时的信号速率，这意味着它能在一天内完成多个全局仿真。

Incorvaia说：“通道分析是关键。我们能够用创新的方式模拟通道特性，并用非传统的方式进行仿真。”

对PCB设计者而言，另一个和速率相关的难点是内存存取。电路设计者见证了从标准同步动态随机存储器（SDRAM）到双速率传输模式（DDR）的变迁。如今的设计大部分使用DDR2存储器。DDR3存取速率达到800兆赫兹，将在消费电子业获得更多青睐。

“当用DDR2 和DDR3代替DDR时，设计者必须通过详细的仿真来满足设计的设计约束。这些约束是设计者进行设计实现必须参照的。”Incorvaia说，“否则，你不得不反复设计。”

高速串行总线和先进的存储技术的广泛采用，迫使PCB板设计者成为信号完整性方面的专家，对许多设计者来说，情况也不尽然。实际上，对于速率的关注可能已经超越了简易的信号完整性。

“高速情况下需要考虑的事项，不再是信号完整性，例如一个信号的过冲或者迟滞等特征，而要考虑数据流的验证。” 株式会社图研（Zuken）的Rissiek说，“这里，你不再对一个信号对于另一个单一信号的影响感兴趣，而更注重多个信号以及它们通过器件的次序。你需要保证数据流是正确可靠的。所以你需要用眼图和复杂激励一起分析，反映信号真实的数据流。”

从异乎寻常到普遍流行

一些年前，许多之前被认为是“极其异乎寻常的”版图设计元素变为了普遍流行的方法。其后，诸如盲孔和埋孔，嵌入式无源器件，挠性电路板等技术不再是专门化的技术。现在他们都成为了PCB设计者设计的常规元素。因此，设计者们必须确定他们所使用的工具能有效处理这些技术。

由于复杂硅片的需要，高端总线再一次推广了例如嵌入式无源器件等技术的采用。系统芯片（SoCs）以及专用集成电路一般都有大量的输入输出口，这就需要同样大量的电阻和电容来用于退耦和终端。

“分立元件总是需要的”，明导国际（Mentor Graphics）的Isaac说，“但是现在，当你需要上百个分立元件来构成一个高端集成电路时，相对于利用许多外层的元件，你不得不考虑将它们嵌入集成电路的里层。”

同样，这并不是一个新技术。更确切地说，由于速率，引脚数，以及更小体积因素的需要，该技术正找到自己的用武之地。

整体分析法

高速和多引脚数器件的结合，例如FPGA，使PCB设计者和EDA开发商，开始整体关注PCB板及其所载元件。是其可塑性使FPGA成为设计者的有用工具，这一性质也展现给PCB设计者一个完全不同的景象。

“FPGA 代表了简化整个设计过程的下一个阶段。”Altium公司的CEO Nick Martin说，“借助于FPGA，除了软件升级，你还能进行硬件升级。例如，在你设计好电路板之后，你能够实现大量并行DSP系统执行。所以你的电路板级过程是十分不同的。 这就需要做出一个平台。”

Altium's Designer 6.0支持PCB和FPGA联合设计。这样，设计者可以完全利用FPGA作为一个系统平台。但是，对电路板设计者而言，一个重要阻碍在于FPGA的引脚常常不根据电路板布局而设计。此外，在大型FPGA上采用的密集封装技术会使布线变得很麻烦。

Altium Designer 6.0嵌入了动态网表重新分配的概念这一重要特性。有了该特性，FPGA的引脚在PCB布线时能暂时不加考虑。网表再分配工具会动态地重新分配预布局好的子网并交换链接了的差分信号对。

通过把动态网表再分配和自动FPGA引脚优化引擎结合，Designer 6.0能使工程师们很好的利用FPGA引脚再设置能力来实现电路板级布线优化（图2）。在电路板级的引脚的改变会自动和FPGA设计同步，这样就免除了耗时的手动I/O管理。

很有趣的是，IC封装设计越来越像PCB。“更多的不再在PCB上实现。我们已经走出了单管芯封装时代，并已经步入了多管芯封装时代”Optimal的高级应用设计师Ken Mohamed说（图3）。

“在电路板上，困难点在于各种封装间的接口，以及那些封装的供电及信号走线。这不仅仅是电路板和封装本身。你需要把握整个系统即PCB、封装以及管芯效应。”他补充道。

优化工具，比如PakSI-TM（一种温度/机械建模工具）和PakSI-E（一种信号完整分析工具套件），让设计者们能模拟这些系统。其中涉及到的封装是影响效果的主要因素，Mohamed说。

我们在寻求把PCB型的拓扑技术带入一个不同的层次。这将是一系列的层次。你有PCB级的，而相同的结构将出现在管芯级上。

以Mohamed's 和 Optimal公司的观点，EDA公司已经做了设想和简化使得这几何问题能够得以解决。

“现在，随着层次不断深入，我们正在失去保持那些简化的能力” Mohamed说。像Optimal公司的工具被要求能在直接测量难以验证的层面来做模拟和分析，所以越来越重要的是，设计者必须能做到信任那些仿真结果。

合并设计和测试

许多PCB设计者一定将获益于设计工具的更广泛的功能性。在去年美国国家仪器（NI）和德州仪器（Tektronix）的开展的联合调查中，44%的设计者说他们希望能从EDA软件和测量设备之间的兼容性中获益。

Electronics Workbench最新版本的DesignSuite体现了美国国家仪器对此调查的反应。DesignSuite 9通过紧密整合其被广泛使用的PCB仿真工具Multisim Version 9以及公司虚拟仪器软件旗舰产品LabView，试图打破部件选择、版面设计以及工作台测量之间的人为分割。

如今，设计者能够用LabView构造定制的虚拟仪器用于在Multisim内使用。如此，就能够通过LabView和国家仪器公司开发的用于信号获取和分析的软件包SignalExpress得到现实中的激励，并以此驱动仿真电路。仿真结果能被方便地导入LabView和SignalExpress，根据相关的目的进行处理，完成这一循环。

布局的危险

信不信由你，布局是如今PCB设计中很令人烦恼的方面之一。这很大程度上是由于在系统设计的过程中，器件的网表经常改变，导致布局的过程复杂而难以管理。有些人估计认为，这个过程占到整个PCB设计周期的一半，甚至一半以上。

市场上很少有工具自动处理PCB布局的过程。一个值得注意的实例是DesignAdvance公司的CircuitSpace，这个三维的布局工具据说最多能缩短整个PCB设计周期的40%。依照DesignAdvance公司的CEO Randy Eager的说法，CircuitSpace采用一项扩展模型搜索的算法，来寻找到布局的全局最优解。

CircuitSpace在Cadence Allegro PCB设计流程中运行。它以下拉菜单，而非独立工具的形式工作（图4）。Allegro根据用户的需求限制自动布局，并据此设计布线。

CircuitSpace简化布局的一个重要因素是其簇定义功能。当PCB设计者进行布局时，首先根据器件的连通性和封装样式进行分簇。CircuitSpace自动进行这一步工作，将原本耗时几天的工作缩短到仅仅几分钟内完成。CircuitSpace还使得先前版图部分的再使用更为方便，自动进行原本耗时且易于出错的参考编号分配工作。

像许多其他方面的系统设计一样，PCB设计也是一项全球性的工作。分散于世界各地的设计团队必须合作顺畅。为了促进这种合作，明导国际（Mentor Graphics）最近针对全球分布的大型电子公司新推出了其Expedition Enterprise流程工具。

Expedition Enterprise的一项主要的功能是其IP（知识产权）管理能力。它使得设计团队能在全球范围内有效地创建、控制、并在全球范围内提供IP权限。这部分内容不仅仅包括了设计目标的信息，还包含了设计数据，库数据，以及设计要求约束。

和Altium公司的Designer 6.0很像，Mentor的Expedition Enterprise成功解决了PCB/FPGA的协同设计。其包括信号完整性验证功能，并使用构造-修正的方法对复杂的设计版图进行布局布线。该软件包还支持法规兼容的功能。

跨国公司发布的系统经常是全球分散的。Expedition Enterprise帮助设计者了解地区化的不同法规，尤其是在《有害物质限制指令》（RoHS）或者《报废电子、电气设备指令》（WEEE）领域。

这个过程从部件选择开始。该软件能被设置指示来阻止选择不兼容的部件。之后整个设计的过程都将遵从其他的材料和文件

PCB设计工具发展的方向已经很清晰了。现在，他们必须进一步改进，以满足PCB设计者的需要。迄今为止，EDA产业似乎还是与时俱进的。